필요한 곳만 ‘쏙쏙’ 도핑…KAIST, 2차원 반도체 성능 최대 260배 향상

한국과학기술원(KAIST) 연구팀이 원자층 수준의 2차원 반도체를 손상시키지 않고 필요한 부위만 선택적으로 도핑해 저전압 구동 성능을 최대 260배 높이는 기술을 개발했다.

한국연구재단은 KAIST 최성율·김용훈·강기범 교수 공동연구팀이 초박막 이중 보호층을 활용해 이황화몰리브덴(MoS2) 2차원 반도체의 결정 구조를 보호하면서 선택적 고농도 전자 도핑을 구현했다고 밝혔다.


연구 결과는 과학기술정보통신부와 한국연구재단의 나노·소재기술개발사업 및 중견연구 지원을 받아 수행됐으며, 국제학술지 ‘어드밴스드 머티리얼즈’ 8월 1일자에 게재됐다.

2차원 반도체는 원자 한 층 수준으로 얇아 소자를 미세화해도 전기적 제어 성능을 유지할 수 있어 차세대 저전력 반도체 소재로 주목받는다. 다만 금속 전극과 반도체 사이의 접촉저항, 게이트가 덮이지 않는 영역의 직렬저항을 낮추기 위해 도핑 공정을 적용하면 재료 손상 문제가 발생하는 한계가 있었다.

기존 플라즈마 기반 도핑은 대면적 처리와 영역 선택이 가능하지만, 고에너지 입자가 반도체 격자를 직접 손상시킬 수 있다. 반면 분자 기반 도핑은 재료 손상은 상대적으로 적지만 원하는 부위만 정밀하게 처리하거나 넓은 면적에 균일하게 적용하는 데 어려움이 있었다.

연구팀은 이황화몰리브덴 위에 각각 2나노미터 두께의 pV3D3와 산화알루미늄(Al2O3)을 쌓은 이중 보호층을 형성한 뒤 암모니아(NH3) 플라즈마를 처리하는 ‘장벽 보조 플라즈마 도핑’ 기술을 개발했다.

초박막 이중 보호층은 플라즈마의 물리적 충격을 막는 동시에 도핑에 필요한 NHx 활성종만 통과시키는 화학 필터 역할을 한다. 이를 통해 플라즈마 노출에 따른 결정 구조 손상은 줄이면서 전자 농도를 높일 수 있었다.

보호층을 적용한 이황화몰리브덴은 제곱센티미터당 4.3×10의 13승 수준의 전자 농도를 구현했다. 접촉저항은 47킬로옴·마이크로미터에서 1.45킬로옴·마이크로미터로 줄어 약 32분의 1 수준이 됐다.

연구팀은 전류 흐름에서 저항이 큰 접촉 영역과 게이트 비피복 확장 영역만 선택적으로 도핑했다. 접촉 영역을 도핑한 상부 게이트 트랜지스터에서는 쇼트키 장벽이 226.7밀리전자볼트에서 73.7밀리전자볼트로 낮아졌고, 이동도와 온전류는 5.8배 증가했다.

게이트 비피복 확장 영역을 도핑한 경우에는 드레인과 소스 사이 전압이 0.05볼트인 저전압 조건에서 온전류가 최대 260배 증가했다. 연구팀은 트랜지스터의 증가형 스위칭 특성을 유지하면서 전류 구동 성능을 높였다고 설명했다.

제1원리 계산에서는 NH2가 전자를 제공해 n형 도핑을 유도하고, NH는 황 공공 결함을 치유하는 역할을 하는 것으로 분석됐다.

이번 기술은 채널 전체가 아니라 저항이 큰 부위만 골라 도핑해 문턱전압과 스위칭 특성의 변화를 줄인 것이 특징이다. 연구팀은 향후 초미세 저전력 논리소자, 2차원 CMOS, 모놀리식 3차원 반도체 집적 기술에 활용될 수 있을 것으로 기대했다.

최성율 KAIST 교수는 “실제 반도체 제조공정에 적용하기 위해서는 도핑 균일성 검증, 공정시간 단축, 극도로 미세화된 소자에서의 도핑 영역 제어 등에 대한 추가 검증이 필요하다”고 말했다.